资源介绍
视频数量：51个
总时长：1小时49分
课程介绍：
用SystemVerilog从零构建RISC-V处理器：从指令集到可运行CPU
想象一下，你打开电脑，CPU默默执行着数十亿条指令，但你是否想过这些指令到底长什么样？它们是如何被处理器理解、拆解、执行的？如果你对这个过程感到好奇，那这门课程就是为你准备的。Yoav是一名设计验证工程师，他将在不到两小时的时间里，带你从零开始，用SystemVerilog亲手搭建一个能真正运行的RISC-V处理器。
一、RISC-V是什么，为什么值得关注
课程开篇先回答一个根本问题：RISC-V到底意味着什么。和x86、ARM这些需要授权才能使用的架构不同，RISC-V是一个完全开放免费的指令集架构，越来越多的大厂和初创公司开始押注这条路线。讲师会先画出RISC-V CPU的整体框图，然后带你走完一条指令的五级流水线旅程——取指、译码、执行、访存、写回。这五个阶段是理解现代处理器工作方式的钥匙，哪怕你以后不设计CPU，这套思维模型也会让你在阅读任何体系结构资料时更加从容。
二、读懂RISC-V指令集：六种格式的编码逻辑
很多人一听到"指令集"就头大，感觉是在背密码。但这门课的处理方式很接地气，它把RISC-V 32I的指令格式拆成了R型、I型、S型、B型、U型和J型六种。每一类你都会学到它的32位布局是什么样的，寄存器字段怎么填，立即数怎么编码，以及处理器拿到这条指令后怎么判断"哦，这是要做加法"还是"这是要跳转"。课程还特别拎出了JALR这条指令重点讲，因为它间接跳转加上返回地址保存的特性，是函数调用和递归的底层基础。学完这一章，你再看到汇编代码里的addi、lw、beq这些助记符，就不会再觉得是天书了——你能直接看出它们对应哪种格式、每段编码代表什么含义。
三、SystemVerilog基础：包与结构体的工程化思维
动手写代码之前，课程先帮你补一块关键拼图——SystemVerilog里的包和结构体怎么用。讲师会从设计一个基础ALU入手，逐步引出为什么要用package来组织常量、枚举和类型定义，又为什么要用struct把相关的信号打包在一起。这听起来像是语法细节，但其实是工程思维的体现：一个几十个模块的CPU设计，如果每个文件里都散落着魔数和重复定义，后期维护就是灾难。课程还专门点明了这些封装方式在后续RISC-V设计里的具体应用位置，让你学完就能立刻用上。
四、模块级设计：搭出CPU的每一块积木
这是课程最硬核也最有成就感的一章。讲师按照数据通路的顺序，一个模块一个模块地实现。指令存储器负责存放机器码，取指模块从里面取出指令，译码模块解析出操作码、寄存器编号和立即数，寄存器文件提供读写访问，ALU执行算术和逻辑运算，数据存储器负责load和store操作。分支控制模块处理条件跳转和无条件跳转的地址计算。最后还有一个控制模块产生各种使能和选择信号，把所有部件协调起来。每个模块都配有对应的SystemVerilog源代码文件，你跟着写一遍，就能体会到流水线每一级的数据是怎么流动的。最后再把顶层模块搭起来，完整的五级流水线RISC-V CPU就成型了。
五、ModelSim仿真：让处理器跑起来
写完代码只是第一步，怎么验证它真的能跑？课程带你安装ModelSim，先跑一个Hello World级别的SystemVerilog程序熟悉环境，然后导入你刚写的RISC-V处理器，用准备好的机器码文件作为输入，在波形窗口里观察每一级流水线的信号变化。当你看到PC指针按预期推进、寄存器写入正确的值、数据存储器里读出了你期望的数据时，那种感觉和单纯读书是完全不同的——这是真正验证了你理解了处理器的工作原理。
六、跑实际程序：数组求最大、斐波那契与冒泡排序
光跑机器码还不够直观，课程准备了三个经典程序让你在自制的CPU上运行：在一个数组里找出最大值、计算斐波那契数列、用冒泡排序给数据排序。每个程序都提供了汇编源码和对应的机器码文件，你可以对比看看C或者汇编写出来的算法，最终落到处理器里变成了什么样的二进制指令。这个过程会让你对"高级语言到底如何变成CPU能执行的指令"有一个非常具象的认知。
七、用自定义指令给RISC-V加速
最后一章是这门课的亮点，也是RISC-V相比传统架构最大的优势之一——扩展性。讲师用一个成绩处理的场景做演示：先写常规的汇编程序实现成绩缩放和及格判定，识别出性能瓶颈在哪里，然后设计一条自定义指令来加速这部分逻辑。接着修改CPU的译码和执行模块，把新指令加进去，最后用同样的程序对比加速前后的执行周期数。这种"我改了几行硬件代码，程序就变快了"的体验，正是定制处理器最迷人的地方，也能让你理解为什么RISC-V在AI加速和专用计算领域这么受欢迎。
如果你学过一点数字电路基础，对Verilog或SystemVerilog有基本了解，又想真正搞清楚一个CPU从指令集到硬件实现的全流程，这门课的节奏和深度刚好合适。它不会让你陷入无尽的理论推导，而是用一个个可以运行的结果带你走完整个旅程。学完之后，你手里会多出一个自己一行一行写出来的RISC-V CPU，这比读任何教科书都来得踏实。