资源介绍
视频数量：88个
总时长：5小时22分
课程介绍：
芯片工程师编辑器实战课：让文本编辑效率起飞
凌晨两点，你在SSH连入的远程Linux服务器上调试综合脚本。光标卡在一个三千行的RTL模块里，你需要定位某个信号名——用方向键一行行往下挪，终端延迟让每次按键都要等上半秒。同事在群里发："你又卡了？"
这是很多芯片工程师的真实日常。Verilog、SystemVerilog、测试平台、时序报告、综合日志、波形导出文件——整个职业生涯都在和文字打交道。但你究竟在编辑速度上投入过多少时间？这门课就是来回答这个问题的。
课程共七个模块加一个实战收尾，从基础一路走到专业级技巧。
一、基础篇：把双手按在基准键位上
第一模块从最根本的地方讲起：Vim的模式。普通模式、插入模式、可视模式——这三种状态的切换是整个编辑器的根基。
接着是移动。gg跳到文件头，大写G落到底部，冒号加数字直达任意行，m加字母打标记随时跳回——学会这些操作，你会发现再也不想碰方向键了。操作符和文本对象同样重要，ciw改一个单词，da"删一对引号，yap拷贝一整段——文本对象让编辑从"选中再操作"变成"一键到位"。
删除、修改、复制加上那个神奇的小数点命令，点一下重复上次修改，在修RTL代码时特别管用。命名寄存器和精确搜索也在这一篇覆盖，配合变量重命名，芯片工程师每天的重复劳动能省下一大半。
二、重复篇：让编辑器替你干活
第二模块聚焦在"重复"二字上。宏，这是整个编辑器里最强的杠杆，重复修改动作录制成宏，回放一次就能批量处理几十上百处地方。课程把它称作"最大的生产力倍增器"，这话不夸张。
搜索替换的进阶用法也在这里：从单纯匹配到用正则批量改写。端口重命名、信号前缀批量修改、参数统一调整——用好搜索替换效率能翻好几倍。最后的全局命令（:g），被课程称为"大多数人从未学会的最强大按键"，配合宏和正则几乎能完成任何批量修改。
三、格式化篇：缩进、折叠与对齐
代码不是写完就完了。第三模块处理"形状"问题：缩进自动对齐、代码折叠把模块收起展开、diff模式对比两个文件的差异——这些功能在RTL协作里天天用得上。其中对齐（align）那一节尤其实用，让端口列表、参数赋值瞬间整整齐齐，再也不用一行行手动调空格。
四、规模化篇：从单文件到整个项目
第四模块把视野从单文件扩展到整个工程。模糊查找让你秒级定位文件；buffer、window、tab帮你同时盯住多个文件；quickfix列表配合项目级搜索在整个工程里跳转。
这一模块还有Vimscript入门教你写点简单配置；自定义状态行让你一眼看清编辑状态；为信号名上色让Verilog里的关键词、端口、变量一目了然——这些功能用起来能大幅降低眼睛疲劳。
五、精度篇：标记、会话与高级宏
第五模块解决"精度"问题。怎么在一千行代码里精确跳到某个位置再原路返回？标记和跳转的组合能搞定。会话保存帮你记录打开的文件和窗口布局，下次登录直接恢复。命令窗口、插入模式补全、宏的进阶用法——这些都是"省下最后一秒"的功夫。
六、命令篇：正则、构建与Ex命令
正则表达式绕不过去。端口映射、参数传递、条件编译指令，很多批量修改靠它。构建和测试集成——直接在Vim里跑仿真、捕获错误、跳到出错行。Ex命令的进阶用法、剪贴板操作、黑洞寄存器和计算器——这些"边角"功能一旦掌握，工作流会丝滑很多。
七、专业篇：RTL工程师的专属技巧
第七模块是课程的精华。差异对比和三路合并处理团队代码冲突；撤销树和"时间旅行"让你不再怕改坏代码；项目级编辑命令（:cdo和:cfdo）配合quickfix在整个工程上跑宏。
几节RTL专用内容更是点睛：折叠和概要显示RTL代码（让always块、module边界一目了然）、阅读接口规范、追踪信号穿过网表——这些都是芯片工程师阅读他人代码时的高频场景。
八、实战项目：RISC-V核
课程最后用三个实战项目收尾。在真实的RISC-V核上做代码侦察，练习"打开一个陌生大工程如何快速摸清结构"；模拟提交一次代码改动走完整流程；处理团队成员的代码冲突。这些不是玩具例子，而是工作中每天会遇到的情况。
整门课程88个视频，总时长五个多小时，每节配有练习题和解答视频，配有中文字幕。
适合谁？正在写Verilog或SystemVerilog的芯片设计工程师、需要频繁调试综合和仿真日志的验证工程师、做FPGA开发的硬件工程师，或者所有需要SSH连入Linux服务器但还在和方向键较劲的人。
学完这门课，你不会变成Vim炫技选手——你会变成一个手不离基准键位、用意图而非方向键在千行模块里穿梭的工程师。那些曾让你烦躁的重复劳动，会变成几分钟就能搞定的例行操作。这项技能会跟着你整个职业生涯。